台积电芯片之谜为什么先进封装技术是数据中心与AI的隐形英雄

每一次科技的飞跃，都离不开芯片的无私奉献。从摩尔定律到数据中心与AI的崛起，芯片在1986年后的性能不断提升、功耗持续降低。但2015年后，这条道路变得越来越难走，而数据中心和AI对芯片的新要求却在日益增长。正是在这样的背景下，先进封装技术被赋予了重任。

为什么先进封装技术备受瞩目？过去，晶圆制造工艺是推动芯片性能提升和功耗降低的关键，但从16nm到7nm，成本上升显著。而数据中心和AI等应用对算力、功耗、内存带宽提出了更高要求，无论是哪种类型的芯片，只有实现每瓦更高性能、成本更低才能满足需求。

巨大的市场需求激发了行业寻求解决方案之心。台积电宣布进入封装领域，其技术涵盖2D和3D，从手机到服务器都有所涉猎；格罗方德虽然放弃了7nm工艺，但看到了先进封装技术未来的重要性；英特尔作为垂直集成的IDM厂商，以其独特优势在封装技术方面展现出色。

那么，如何通过先进封装技术满足这些新的高性能需求？传统意义上的水平（2D）层面集成更多芯片可以提升性能，但仍然不足以满足市场需求，因此3D封装成为焦点。在2018年12月，英特尔首次展示了逻辑芯片3D堆叠封装方案——Foveros，可以将不同IP、不同工艺的小芯片垂直堆叠，以提高功能与性能，同时减少重新设计测试过程，大幅度降低成本加速产品上市。

Ravi Mahajan指出，全行业都在推动先进多芯片封装（MCP）的发展，以应对高带宽、高效能需求。他提出了三种微缩方向：横向互连、高密度垂直互连以及全方位互连，每一种都有着不同的应用场景与挑战。

为了构建高密度MCP，还需要关键基础技术解决带宽、功耗及I/O问题。除了Foveros之外，英特尔还拥有EMIB、Co-EMIB、ODI和MDIO等多种互联桥接口技术，如EMIB提供自由互连性以实现高带宽且低功耗；Co-EMIB允许两个或多个Foveros元件相连接；ODI利用大通孔直接供电，有助于稳定电力传输并优化裸片尺寸；而MDIO则是一种针脚接口，它能够在小连接面积内实现更高数据带宽。

然而，对于3D封装是否能更好地满足大数据和AI定制化需求的问题，一般认为它可以通过“积木块”方式为异构系统提供灵活支持。不过，在实际应用中，要考虑顶层底层裸皮精确调优，以及散热串扰应力良率等复杂因素。此外，由于垂直堆叠会导致散热问题，更好的解决策略也需进一步探索。