中国芯片十强的智慧如何让数据中心与AI焕发活力

每一次科技的飞跃，都离不开芯片的无私奉献。更准确地说，是芯片的多核设计以及半导体工艺的进步，让芯片在1986年后性能不断提升，同时功耗不断降低。但自从2015年以来，芯片性能的提升便越来越难以实现，而关于摩尔定律放缓的讨论也日益频繁。而随着数据为中心时代的到来，数据中心和AI对芯片提出了更高要求。

此时，先进封装技术受到了众多行业专家的关注，并被寄希望于满足数据中心和AI对于高性能、高带宽、低功耗需求。这是为什么？首先，从16nm到7nm，晶圆制造成本急剧上升，但数据中心和AI等应用对算力、功耗、内存带宽有着更加严格要求，无论是哪种类型的芯片，只要能实现每瓦更多功能与更低成本，便可显著提高效率。

巨大的市场需求激励了业界寻求解决方案，其中台积电宣布进入封装领域，其2D及3D封装技术涵盖手机至服务器与网络；另一大晶圆代工厂格罗方德虽然暂停了7nm工艺但仍看好未来先进封装技术；而英特尔作为垂直集成型IDM厂商，可以从晶体管再到系统层面的集成，在封装技术方面自然拥有独特优势。

英特尔集团副总裁兼封装测试技术开发部门总经理Babak Sabi指出，先进封装技术正迎合多元化计算时代，以2D、3D结合可以进一步提升性能并降低功耗。英特尔院士兼技术开发部联合总监Ravi Mahajan则认为，AI和大数据是所有驱动力的核心两者。此外，他还透露了3D封装将如何在不同场景中应用，并且需要平衡各方面的问题，但3D绝不会限制于AI或大数据。

那么，这些先进设备又是如何满足更高性能需求？答案在于从水平（2D）层面集成更多功能，或通过水平互连加强连接；然而这仍不足以满足市场需求，因此提出了一种新颖的手法——垂直堆叠（3D）。

2018年12月，英特尔展示了逻辑芯片堆叠方案——Foveros，将不同的IP、小面积小功能简单的小芯片垂直堆叠，从而增强整体性能。这种方法直接将不同IP或不同工艺的小芯片组合使用，不仅减少重新设计流程，还极大地降低成本并加速产品发布。此外，他们正在推动先进多芯片架构（MCP）的发展，为满足高带宽、高密度、小尺寸提供支持。

为了构建这样的MCP体系，我们需要一些关键基础解决方案，如EMIB全局互联桥，它提供自由通信性质，使得2D及Foveros 3D都能享用高密度互连实现高速传输与低消耗能源。