中国芯片制造水平存储器难题AI发展的硬盘
在边缘计算性能的提升下，存储器设计、类型选择和配置面临挑战。芯片架构随着新市场一起发展，但数据在芯片、设备之间以及系统之间如何移动并不总是很清楚。汽车和AI应用的数据正变得越来越多和复杂，但芯片架构在处理时有时不清楚如何优先处理数据。这让芯片设计人员面临抉择，是选择共用内存降低成本，还是增加不同类型内存提高性能和降低功耗。
解决内存问题有一些方法，其中一种是片上存储器，也就是将存储器分散地集成在运算单元旁，最大程度减少数据搬移，这种方法的目标是通过减少负载和存储的数量来突破内存瓶颈，也能降低功耗。
尽管市场出现了新的变化，但片上SRAM和片外DRAM仍是主流。已经有专家预测DRAM多年后将“死亡”，但它仍然是最经济和可靠的选择。DRAM具有高密度、架构简单、低延迟和高性能的特性，兼具耐用和低功耗的特性。
另一个关键问题是功耗，其中存储器类型和配置等多种因素都会影响功耗。例如，在7nm的存储器中进行数据的存取可能消耗更多功耗，这是因为线路中的RC延迟。不过，较慢的片外数据使用高带宽内存在于智能手机中可以节省功率，并且可以与高速GDDR6一样快。
还有一类极低功耗的小型化技术，如用于手持移动设备或边缘设备，以支持电池供电设备，同时保持快速切换到更高性能/更高功率模式以满足需要进行处理时所需。
开发这些合格的小型化、高效能、高速度且能快速切换为非工作状态以节约电力的是一项挑战。当设计这样的产品时，它们支持广泛范围的事务速率，从而使得它们非常适合那些要求既要提供大量缓冲区又要保持小体积产品的地方，比如智能手机或平板电脑。在这方面，最重要的是确保能够获得最佳性能与最小化能源消耗之间取得平衡点。
对于人工智能（AI）来说，它依赖于极高速度与极其低效能（Power, Performance, Area - PPA）的能力，而这通常意味着牺牲空间大小以获得最高效益。而为了实现这一点，有几种策略可供选用，比如通过减少一些物理层面的接口或者限制从RAM到CPU传输距离，以此来提高整个系统中的有效吞吐量并缩短响应时间。此外，还有使用HBM（堆叠式微处理机）这种新技术，它涉及垂直堆叠不同的层次，而不是水平扩展，使得每个连接都比标准PCB上的连接更加紧凑，而且相对容易管理，从而允许更大的信息量被同时传输，不必担心信号完整性的损失的问题。
