芯片龙头股揭秘英特尔台积电等巨擘共同推动行业标准化进程

小芯片迎来统一标准：英特尔、台积电等巨头共同推动行业发展

在全球科技界的引领下，知名芯片制造商英特尔、台积电、三星联手日月光，以及AMD、Arm、高通、谷歌、微软和Meta等行业巨头，共同宣布了一项全新的通用芯片互连标准——UCle（通用小芯片快连）。这个协议旨在为小芯片制定一个新的开放标准，简化相关流程，并提高来自不同制造商的小芯片之间的互操作性。这种技术允许制造商根据需要混合构建芯片。

那么，小芯片又是什么呢？它们是SoC（系统级别集成电路）的掘墓人，也是摩尔定律“续命丹”的重要代表。在摩尔定律逐渐失效的情况下，小芯片成为了解决问题的一种方法。由于光刻模板限制了单个晶体管的最大尺寸，因此设计者不得不使用多个晶体管来实现功能，这要求晶体管必须完成小型化。

虽然SoC技术可以提高模块之间通信速度，同时实现低功耗和低成本，但随着先进制程工艺探索变得更加困难且昂贵，这种技术也面临挑战。目前掌握5nm制造技术的三星产品遭遇良率造假的问题，显示出即便是业内顶尖厂商也难以避免这些挑战。此外，由于新颖制程工艺研发所需投入极大，如3nm制程设计成本已达5800万美元，而28nm制程仅需4000万美元，可见成本上的压力。

小芯片通过将多个较小的晶体管组合起来，用die-to-die内部互连技术形成异构集成，可以提升每个晶体管利用率，从而降低成本，并减少功耗。这使得它成为一种灵活组装的小型化方案，以适应不同的应用场景。

随着理论走向实践，小芯片已经开始被应用于实际生产中。例如，AMD在Ryzen3000系列中采用了基于小芯片技术的Zen2内核；英特尔则发布了集成了47个小型晶体管的Ponte Vecchio。这表明，无论是在拆分单一CPU还是集成大量小型晶体管封装，小CHIP都已经从实验室走向生产线。

然而，对于大规模应用来说，还有许多挑战待解。在设计时必须考虑到复杂因素如工艺过程、封装技巧以及系统整合等。此外，还需要满足不同领域对信息传输速率和功耗等方面要求，这使得设计过程异常复杂。而最大的障碍之一就是缺乏统一协议，使得无论如何尝试，都无法真正实现其潜能。

Marvell曾经尝试推出MoChi架构，但由于选择接口困难，该项目未能顺利进行。因此，一旦没有统一规范，就会出现像Marvell这样的情况，即希望避免高封装成本或被某供应商锁定的局面，不愿意使用插件器或InFO类型封装。此外，在IP划分上也有诸多争议，比如何划分IP以及如何开发架构，这些都是影响最终产品可行性的关键因素。

尽管如此，小CHIP一直是一个快速发展中的领域，因为越来越多的大厂家开始采纳此策略，它们希望能够解决当前市场上存在的问题，如高昂的生产成本和扩展性不足。但由於缺乏統一標準，這些製造商無法實現他們對連接異構架構、小 CHIP 來自不同製造廠之間進行連結與調度需求的一個終極願景——即跨越各種不同的規格與生產線之間建立一個開放且擴展性的生態系統。

隨著技術進步，這些問題似乎正逐步得到解決。一項名為UCle1.0 的新標準最近由這些業界領導者發佈，它旨在為所有設計師提供一個單一且可信賴的地方，以便他們可以將來自不同的供應鏈源頭的小 CHIP 快速地相互聯繫起來，並將其組裝成為更強大的、高效能元件。不論是在物理層還是協議層，上述規範都提供了清晰指南，以確保任何遵循它們的人可以輕鬆地將他們的小 CHIP 封裝到一起，並讓它們運作良好。