芯片排名前十巨头联手制定统一标准英特尔台积电共同领导新时代物品技术革新
3月3日，全球知名芯片制造商英特尔、台积电、三星联手芯片封测龙头日月光，携AMD、Arm、高通、谷歌、微软、Meta等科技行业巨头推出了一个全新的通用芯片互连标准：通用小芯片快连（UCle）。
该协议专为小芯片（chiplet）而设置，旨在为小芯片互连制定一个新的开放标准，简化相关流程，并且提高来自不同制造商的小芯片之间的互操作性。该标准下，芯片制造商可以在合适的情况下混合构建芯片。
摩尔定律逐渐失效的原因是光掩模限制了单个芯片的最大尺寸，导致设计者不得不使用多个独立的晶圆来实现功能，这要求每一块晶圆都必须完成小型化。此前厂商一直使用SoC（系统级别集成电路）技术组合不同的模块。但近年来突破先进制程工艺的难度和成本都在不断上升。
随着探索先进制程工艺的成本不断提高，小件规模（small form factor）的技术成为解决这一问题的一种途径。通过die-to-die内部互连技术，将多个较小、小件规模大小的小件（chiplets）封装在一起，可以大幅提高利用率，从而降低成本并减少功耗。这一趋势已经开始从理论走向实践，在一些头部厂商的带领下真正应用到实际生产中。
AMD曾经发布了基于小件规模技术的Ryzen3000系列，而英特尔则推出了集成了47个这样的设备点的大型CPU—Ponte Vecchio。在这些例子中，我们可以看到，无论是将单体CPU拆分成更小单位，或是将大量的小件规模设备集成到同一封装中，小件规模技术已经走出实验室进入实际应用阶段。
然而，小件规模技术还面临许多挑战。首先，在设计时需要考虑到各裸晶之间如何连接，以及如何开发架构。这使得设计过程变得复杂，而且由于缺乏统一协议，使得跨公司间进行通信变得困难。尽管如此，一些企业，如Marvell已尝试采用此类方案，但仍然面临选择接口和划分IP的问题。
为了解决这些问题，一群行业巨头共同努力创建了一套统一的小 件规格，它们希望能够促进更广泛地采用这种新颖但有效的手段以应对现有制造成本和扩展性的挑战。这个项目称作“通用 小 件 快 连”(UCle)是一个物理层和协议层规范，为各种类型的小 件提供了一个可靠且灵活的手段，以便它们能够高效地相互通信并协同工作。
UCle1.0包括两个主要部分：“标准封装”用于传统有机衬底器件，“高级封装”则涵盖EMIB和InFO等更加先进的配置。这两种配置允许数据传输速度达到TB/s水平，并支持长距离传输，同时保持低功耗性能。此外，该规范还包含了对于未来可能出现的问题以及未来的发展方向的一些预见性规划，如对2D, 2.5D 和 3D 封装等方面给予关注。
总之，这项新发表的大量数据显示出，对于改善当前市场状况以及满足未来的需求，有一种潜力强大的解决方案正在被探索与实施，即通过结合最新最好的材料科学知识、新颖的人工智能算法，以及最现代化的人类工程学原则来创造出能够同时具有极端精细化处理能力与极端廉价价格这两者的产品。而这一切都是为了确保那些想要享受最高性能电脑游戏体验或其他任何需要快速处理大量数据任务的人民能轻松获得他们所需品质及价格上的最佳选择。而我们也期待着未来更多关于这个领域内发展情况更新。
