半导体芯片迎统一标准英特尔台积电等巨头共同推动新时代物品智能化进程

小芯片迎来统一标准：英特尔、台积电等巨头共同推动新时代物品智能化进程

在全球知名芯片制造商英特尔、台积电、三星联手芯片封测龙头日月光，携AMD、Arm、高通、谷歌、微软、Meta等科技行业巨头的支持下，一项全新的通用芯片互连标准——通用小芯片快连（UCle）已经正式发布。该协议专为小芯片（chiplet）而设计，旨在为小芯片互连制定一个新的开放标准，简化相关流程，并且提高来自不同制造商的小芯片之间的互操作性。

所谓的小芯片，是指SoC（系统级集成电路）的掘墓人，也是摩尔定律“续命丹”。随着探索先进制程工艺成本不断上升，以及光掩模限制单个芯片最大尺寸，摩尔定律逐渐走向失效，小芯片就成为了延续技术发展的一条道路。它通过die-to-die（裸晶对裸晶）内部互连技术，将多个小型晶体管组合成异构集成，以提高每颗晶体管的利用率和降低成本。

近年来，小CHIP技术已经从理论走向实践，在一些头部厂商的带领下真正应用到产品中。例如，AMD在2019年发布的Ryzen3000系列中部署了基于小CHIP技术的Zen2内核；英特尔则发布了集成了47个小CHIP的Ponte Vecchio。这表明，无论是将单块CPU拆分，或是将大量小CHIP集成封装，小CHIP技术都已经步入了实际生产阶段。

然而，小 CHIP 技术面临的一个主要挑战就是缺乏统一标准。在设计中必须要考虑到工艺制程、封装技术、系统集成和扩展等诸多复杂因素。此前厂商一直使用SoC（系统级集成电路）技术组合不同的模块，但由于缺少统一的小 CHIP 标准，这些模块之间通信速度有限，而且难以实现低功耗和低成本。

UCle1.0规范包括物理层和协议层。在物理层上规定了小 CHIP 之间通信信号标准以及凸块间距，而在协议层上定义了一套更高级别协议。这使得所有遵守这个规范的小 CHIP 可以相互连接，不再受限于之前混乱的情况。而 UCle1.0 也允许用户根据需要选择“标准封装”或“高级封装”，这取决于他们所需传输数据量及距离要求。

虽然 UCle1.0 是一个重要一步，但它仍然只是开始。未来，还有许多工作需要完成，比如解决3D封装的问题以及进一步完善接口与规格，以确保小 CHIP 技术能够更加广泛地应用于各个领域，为物品智能化提供更多可能性。