芯片内部结构图统一标准出炉英特尔台积电等巨头联手定制
3月3日，全球知名芯片制造商英特尔、台积电、三星联手芯片封测龙头日月光，携AMD、Arm、高通、谷歌、微软、Meta等科技行业巨头推出了一个全新的通用芯片互连标准：通用小芯片快连（UCle）。
该协议专为小芯片（chiplet）而设置，旨在为小芯片互连制定一个新的开放标准，简化相关流程，并且提高来自不同制造商的小芯片之间的互操作性。该标准下，芯片制造商可以在合适的情况下混合构建芯片。
什么是小芯片？SoC的掘墓人，摩尔定律的“续命丹”
近年来，小型化和集成技术已经成为解决摩尔定律逐渐失效问题的关键。随着探索先进制程工艺成本不断上升，小型化已经成为必然趋势，而小芯片正是在这一背景下诞生的新技术。
摩尔定律逐渐失效的原因是光掩模限制了单个晶圆上的最大尺寸，这使得晶圆厂必须使用多个晶圆来实现相同功能。而这些晶圆需要通过复杂的封装过程进行连接，这增加了成本和复杂度。
为了应对这一挑战，一些公司开始采用分离不同的逻辑核心并将其组合成异构系统。这一方法称作“chiplet”技术。在这种设计中，每个核心都是一块独立的小型晶体管，它们通过内部互连网络相互通信，从而形成完整系统。
此前，大部分高性能计算设备都是基于单一大规模集成电路（SoC）的设计方式。但随着时间的推移，该方法面临着极限，因为它限制了整个系统内核与外部世界之间数据传输速度以及功耗效率。
UCle1.0规范包括物理层和协议层。在物理层上规定了小芯片之间互相通信的电气信号标准、物理通道数量和支持凸块间距。而在协议层上，该规范定义了覆盖这些信号上的更高级别协议。这一规范将使得所有遵守它的小型晶体管能够无缝连接，无论它们来自何处或由谁生产。
虽然UCle1.0是一个重要步骤，但它仍然只是开端。未来的工作将集中于完善其他方面，比如形状要素等，以确保真正实现可混合搭配的小型晶体管生态系统。此外，还有关于更先进3D封装相关标准待更新的问题需要解决。
