芯片查询迎统一标准英特尔台积电等巨头共同定位物品应用
3月3日，全球知名芯片制造商英特尔、台积电、三星联手芯片封测龙头日月光，携AMD、Arm、高通、谷歌、微软、Meta等科技行业巨头推出了一个全新的通用芯片互连标准：通用小芯片快连（UCle）。
该协议专为小芯片（chiplet）而设置，旨在为小芯片互连制定一个新的开放标准，简化相关流程，并且提高来自不同制造商的小芯片之间的互操作性。该标准下，芯片制造商可以在合适的情况下混合构建芯片。
什么是小芯片？SoC的掘墓人，摩尔定律的“续命丹”
近年来，小型化和集成技术已经成为解决摩尔定律逐渐失效问题的关键。随着探索先进制程工艺成本不断上升，小型化已经成为必然趋势，而小芯片正是在这一背景下诞生的新技术。
摩尔定律逐渐失效的原因是光掩模限制了单个晶圆上的最大尺寸，这使得设计者不得不将功能分散到多个晶圆上。在某些情况下，即便如此，每个晶圆也可能提供相同或类似的功能。这要求晶圆必须进一步缩减尺寸以实现更高效能密度。
此前厂商一直使用SoC（系统级别集成电路）技术组合不同的模块。但近年来突破先进制程工艺已变得尤为艰难，同时成本也在不断增加。根据IBS首席执行官Handel Jones的话，“设计3nm的晶圆成本达到5.9亿美元，而此前设计28nm晶圆平均仅需4000万美元”。
一方面，由于光刻技术限制，大规模集成仍然存在瓶颈；另一方面，以目前主导市场的大型半导体公司来说，其研发投入与产量相比，其生产能力仍旧无法有效利用其研发成果。
因此，小型化通过将复杂功能拆解到多个较小可靠性的独立单元中来解决这些挑战，并通过die-to-die内部连接技术将它们结合起来形成异构结构，从而提高每个单元内存储器和逻辑门数，使其更加紧凑并具有更高功率效率。
从理论走向实践
如今，小型化技术已经开始从概念走向实际应用，在一些领军企业领导下的产品中得到了应用。当初关于如何通过搭积木式方式构建大饼图像的小规模封装，如今正在变得越来越接近现实。
例如，在2019年的Ryzen3000系列中 AMD就部署了基于这种思想的小核心处理器；英特尔则发布了Ponte Vecchio，该设备集成了47个核心处理器，这些处理器都采用了这种方法进行封装和连接。而这两家公司都展示出，将原有的SoC架构拆解为多种各自独立但又能够协同工作的小核心是一个既切实可行又有潜力的发展方向。
但是，无论是哪种形式，一旦我们想要让这些“积木”能够协同工作，就必须面对统一通信协议的问题。没有统一协议，让不同供应商生产的小核心之间真正沟通会是一项极其复杂且困难的事情。这就是为什么人们希望有一套统一规范来指导这个过程，以及UCle1.0作为一种尝试，它旨在建立起一种共同语言，使得不同来源的小核心能够无缝融合并传递信息。
UCle1.0：结束混乱之始
虽然当前市场上已经有了一些针对交换信号、小规模数据传输以及其他物理层规格的事物，但由于缺乏一个跨平台兼容的人机界面规范，有关各方努力过于分散，没有形成有效的一致性。此外，对于那些涉及高速数据传输、大规模网络连接或者需要跨板间通信的情景，更显然需要一个统一规范，以确保所有参与者的设备能够彼此充分地交流和整合数据流动，为整个系统带去更多灵活性与稳定性，是非常重要的一步迈向未来智能计算时代的一个关键要素。
然而，不仅如此，因为未来的计算环境可能包括各种类型的心脏部件——CPU/GPU/TPU/FPGA等，它们通常被嵌入到特殊包装中的所谓“裸露”基础硬件，所以他们还需要定义出具体怎么样才能把它们正确地放在一起运作——即便它们来自不同的供应商，那么它对于开发者来说是一个极大的挑战，而且这也是为什么今天，我们看到这个领域最强大的力量团结起来创建这样一个规范计划，以确保任何时候，无论大小还是类型，都能轻松、高效地交换信息，因此降低维护成本，也提升整体性能水平，同时还有助于促进创新活动因为可以更加自由地创造新组合，比如说加快AI算法速度，或许改变电子游戏本质等等。而这样的目标恰恰符合现在全球范围内许多国家投资研究项目的愿望，他们希望快速推动科学发现转变成实际应用，从而给社会带来巨大影响力。但为了达成这一点，还有很多细节需要完善，比如关于共享资源如何管理，以及如何平衡用户需求与系统安全保护的问题，这一切都是值得深思虑久远的问题。
