千亿芯片大骗局英特尔台积电等巨头共同制定统一标准

在全球范围内，知名的芯片制造商如英特尔、台积电和三星联手日月光这家封测公司，伙同科技行业的顶级巨头包括AMD、Arm、高通、谷歌、微软以及Meta等力量，联合推出了一个全新的通用芯片互连标准——通用小芯片快连（UCle）。这个协议是专为小芯片设计的，以简化相关流程并提高来自不同制造商的小芯片之间互操作性。该标准允许制造商在适当的情况下混合构建这些小芯片。

所谓的小芯片，是SoC（系统级别集成电路）的掘墓人，也是摩尔定律续命丹。在摩尔定律逐渐失效时，小芯片成为了一条延续技术进步之路。由于光学胶版限制了单个晶体管的最大尺寸，制造商和设计者不得不通过多个晶体管来实现功能，有些情况下甚至有多个晶体管提供相同功能。这要求晶体管必须实现更高的集成度。

此前厂商一直使用SoC技术组合不同的模块，这种技术能够提高模块之间通信速度，同时保持低功耗和低成本。但随着先进工艺制程难度和成本不断上升，这种方法变得越来越困难。英特尔尽管深耕于7nm制程，但也遭遇瓶颈，而三星5nm制程产品则被曝出良率造假问题。此外探索先进工艺制造成本也在持续攀升。

为了应对这一挑战，小芯片将多个小型晶体管封装起来，用die-to-die内部互连技术形成异构处理器。这使得每个晶体管利用率得到提升，从而降低成本，并且可以根据需要灵活组装以减少功耗。

现在，小芯片技术正从理论走向实践，在一些领导性的厂商带领下应用于实际生产中。当初描绘的大饼，如今已经离实现越来越近。例如，AMD在Ryzen3000系列中部署了基于小芯片技术的Zen2内核；英特尔则发布了集成了47个小型晶体管的Ponte Vecchio处理器。

然而，小CHIP还面临诸多挑战。在设计过程中必须考虑到工艺制程、封装方式、系统集成以及扩展性等复杂因素，同时还需满足不同领域对于信息传输速度和功耗方面需求。此前Marvell曾推出MoChi架构，但由于缺乏统一接口，他们陷入选择接口的问题。而如何划分IP，以及开发架构，对最终产品实施提出了挑战。

虽然过去五年里，小CHIP已成为新兴产业中的明星，但是缺少统一标准，使其无法真正发挥作用。各大厂商希望它能解决目前面临的问题，比如成本控制及扩展性问题。不过，由于缺乏统一规范，每家公司都只能按照自己的方式进行，而这导致“春秋战国”状态，让大家望眼欲穿一个共识般的一致标准。

然而，现在这种局面似乎即将改变，因为UCle1.0终于引导我们走向“车同轨”，书同文”的时代，它包含了物理层与协议层两个部分，为所有遵循它的人类提供了一套规则，以便他们可以相互连接无缝地工作，无论它们来自何方或由谁制作。UCle1.0涵盖了两种类型：一种是“标准封装”，适用于传统有机衬底设备，一种是“高级封装”，支持EMIB或InFO等最新技巧，并且允许数据通道数量增加至16根以上，每秒可通过1毫米边缘传输达到了13TB数据量。

此外，该规范并不仅限于内置通信，还可以用于长距离传输，只要愿意付出更多延迟与功率开销就能完成更远距离的小CHIP交换。