瑞萨开发用于45nm节点工艺微处理器的晶体管技术

“新技术包括采用P型晶体管金属栅极，以及N型晶体管传统多晶硅栅极的混合结构的高性能CMIS晶体管，它可以在不必改变当前制造工艺的条件下实现，降低了生产成本。

”

瑞萨宣布，开发出一种可用于45nm（纳米）节点及以上工艺微处理器和SoC（系统级芯片）产品的高性能和低成本晶体管技术。新开发的技术包括采用P型晶体管金属栅极，以及N型晶体管传统多晶硅栅极的混合结构的高性能CMIS晶体管。它可以在不必改变当前制造工艺的条件下实现，进而降低生产成本。采用新技术制造的带有40nm长度栅极的原型晶体管展现了出众的性能。其620μA/μmN型晶体管的驱动能力，以及360μA/μm的P型晶体管驱动能力都达到了全球最高水平。此外，已确认在可靠性方面例如栅极绝缘体强度没有任何问题，即使是采用新开发的生产工艺流程。

新开发技术的细节如下。
（1）带有金属P型栅极和多晶硅N型栅极的混合结构
栅极材料采用了一种混合结构，P型晶体管为多晶硅和金属钛氮化物，而N型晶体管为传统的多晶硅。由于费米能级钉扎效应增加的影响，P型晶体管采用的传统的多晶硅和HfSiON的栅极结构将会导致栅极损耗增加，需要较厚的绝缘层和高门限电压（导通电压）。选择钛氮化物（TiN）作为高介电系数薄膜顶层的栅极材料可以解决这个问题。这可以防止门限电压变得太高。相比之下，N型晶体管很少受到钉扎效应的影响。因此，采用较早的工艺，高浓度磷的多晶硅栅极可用于抑制栅极损耗。实现混合结构P型晶体管采用了以下技术。

1. 氮环境退火以抑制扩散进钛氮化物电极的铪
结合HfSiON薄膜和钛氮化物电极制造工艺，采用正常的1,000℃以上的温度进行热处理。这时来自HfSiON薄膜的铪能够扩散到钛氮化物中，从而导致铪污染钛氮化物电极。这将产生具有与绝缘层具有相同特性的层，并导致栅极损耗。新技术在形成HfSiON薄膜后增加了一个氮环境退火步骤。这将加强与铪的粘合，并抑制其扩散到钛氮化物中。

2. 用来控制门限电压和改进空穴迁移率的氖离子植入
以前有报告称，通过在通道中进行氖离子植入可以控制P型晶体管的门限电压，而且植入氖可以改善空穴迁移率。氖离子植入技术和金属栅极技术可以比没有采用该技术生产的晶体管提高驱动能力大约70%。

（2）低损坏蚀刻技术可以在N型晶体管制造中使用钛氮化物
N型晶体管不需要使用钛氮化物电极。不过，消除N型晶体管区域的金属栅极可能破坏底层的HfSiON薄膜。新技术采用了低损坏蚀刻的方法来解决这个问题。对采用这种蚀刻的方法形成的栅极绝缘层的评估表明，栅极氧化物的可靠性相当于没有受蚀刻影响的绝缘层。