瑞萨科技完成新一代微CPU内核的设计
“新型MCU将采用90 nm Flash工艺，同时实现CISC器件全球性能和代码效率
”| 瑞萨科技公司（Renesas）宣布，该公司已完成了一个创新的新型CISC（复杂指令集计算机）CPU架构设计，它将赋予瑞萨未来一代CISC微（MCU）在代码效率、处理性能和功耗方面无与伦比的能力。采用了新型架构的产品将以"RX"系列命名。 RX是瑞萨第一个eXtreme MCU内核系列，将在未来几年赋予许多最终系统以出众的性能和多功能性。随着建立在新型CPU的16位和32位型号基础上的RX器件的面市，瑞萨期待这些产品将加速其MCU业务的扩展，并支持公司的无处不在的网络社会愿景。 今天的嵌入式系统需要更高性能、多种功能和采用先进技术的更复杂的设计。因此，随着系统复杂性和程序规模的增加，MCU必须运行得更快和更有效率，以便实时执行大型应用程序。 作为全球最大的MCU供应商，瑞萨拥有广泛的MCU产品线，包括M16C、H8S、R32C和H8SX系列，可以满足16位和32位市场需求。对这些流行器件的全球强劲需求，以及尤其是32位市场持续增长的市场预测，促使瑞萨在使新型架构成为现实所必需的实质性研发资源方面进行了投资。 新型RX架构实现了一些重要特性，可以充分满足以下在2007年5月宣布的目标： 采用强大的CISC指令的新型RX架构将提供这些增强的性能，同时将瑞萨现有的CISC架构统一成单一平台。新的平台将兼容现有的CISC产品，有助于客户节省其投资。预计第一款增强型MCU将于2009年第二季度面市。主要目标市场包括办公自动化、数字消费类电子产品和工业系统。 <RX架构主要特性的其他细节> 该新型CPU采用了哈佛（Harvard）架构，可以提供独立的地址和数据通道，有助于实现一个周期内的指令执行和数据存取。这种单周期能力已使用经过现场验证的瑞萨MCU进行了测试和验证。为了确保尽可能最高的性能，瑞萨对该架构进行了广泛的设计和测试工作。因此，新型架构通过寄存器、指令和地址模式的有效利用进行了充分的优化。此外，它还有16个32位通用寄存器，有助于CPU处理所有可用寄存器的数据和地址。 ·片上浮点单元--为了实现高度先进的实时控制和多媒体应用，RX CPU集成了一些关键功能，如乘、加、除和乘/加算法。它还采用了一个用来处理多种数据类型的符合IEEE754的32位单精度浮点处理单元（FPU）。该FPU可缩短数据处理任务、循环次数所需的数学计算的计算时间，以及任何发生事件的响应时间，从而提高了实时性能。 ·非常高效的代码利用率--RX CPU内核有4GB的地址空间，可支持包括索引寄存器和后增量寄存器间接等十二种类型地址模式。新型CPU内核支持1至9个字节的字节单元可变长度执行指令。它可以将1或2个字节指令分配给最常用的功能。所有这些增强都可以编译较小程序存储空间的应用代码，从而降低了总系统成本。瑞萨预期，与现有瑞萨器件相比，新型内核将提高百分之三十以上的代码效率。 ·低功耗--新开发的将用来制造采用RX架构MCU的90 nm工艺是一种低功耗、低漏电技术。当CPU处于全速运行状态时，逻辑和电路设计的改进有助于新型架构在激活模式下实现0.03mA/MHz或更低的功耗。 ·兼容性和可扩展性--为了向客户提供更高性能的MCU或其他可兼容器件的无缝升级路径，瑞萨计划为所有采用RX架构的器件提供一整套开发工具。新的工具链有望简化系统设计和应用代码的移植，因此客户可以用更少的时间完成新产品的开发。新的工具链包括一个可保证代码复用的C编译器，可以保护客户在H8和M16C系列上的投资。
详情请访问：/newmcucor | |
