智能手机芯片处理器排名揭秘如何让数据中心与AI共享先进封装技术的秘密
每一次科技的飞跃，都离不开芯片的支持。更准确地说，是芯片的多核设计和半导体工艺进步，让芯片自1986年起性能不断提升、功耗不断降低。但自2015年以来，芯片性能提升越来越难，关于摩尔定律放缓的讨论也日益增多。而在数据为中心时代的到来中，数据中心和AI对芯片提出了更高要求。
此时，先进封装技术受到了越来越多关注，并被寄希望于满足数据中心和AI需求，这是为什么？首先，从16nm到7nm，晶圆制造成本大幅上升，但以数据中心和AI为代表应用，对算力、功耗、内存带宽都有更高要求，无论是哪种类型芯片，要实现每瓦更高性能与更低成本都是至关重要。
巨大的需求激发了行业寻求解决方案。在2011年，台积电宣布进入封装领域，其封装技术涵盖2D及3D，不仅面向手机，也包括AI、服务器以及网络等场景。台积电既投入继续推进先进制造工艺，同时亦深耕先进封装技术。一方之外，即格罗方德（GF）虽然停止了7nm后续工作，但他们也看到了未来先进封装技术将发挥作用的人工智能发展对高能效、高吞吐量互连设备需求正在通过先进封装加速发展来满足。
然而提及先进封装技术，我们不能忽视英特尔。与台积电及GF专注于提供晶圆代工服务不同的是，英特尔作为垂直集成IDM厂商，可以从晶体管再到系统层面的整合，在封装方面自然拥有独到的优势。英特尔集团副总裁兼测试部门总经理Babak Sabi指出，在迎合多元化计算时代需要时，加强2D/3D包容性可以进一步提升性能并减少功耗。
Ravi Mahajan院士兼技术开发部联合总监表示，将人工智能、大数据驱动力的力量聚焦于三大方向：一是在水平布局中堆叠裸片以提高带宽；二是在小型化趋势下保持横向连接保证传输速度；三是全方位互连，以实现前所未有的3D堆叠效果。此外，还需解决基础问题，如带宽、功耗与I/O密度的问题。
为了构建高度集成的MCP（Multi-Chip Package），英特尔除了Foveros 3D堆叠以外，还拥有一系列关键基础技术如EMIB（嵌入式多管chip互连桥）、Co-EMIB、高密度交换接口ODI（全方位互联）以及MDIO（优化接口）。这些不同的微缩方向针对不同的应用需求，但并不相互排斥，有时候可以结合使用以最佳方式满足具体情况。
不过选择使用3D封装还需要考虑两个条件：如果存在系统级别约束或者限制，就适合选择3D；第二，如果现有架构特别适用于这种结构，则可采用此方法。如果不能满足这两个条件，则直接采用2D或2.5D即可。不过通过这样的垂直堆叠策略，可以实现异构系统，而且能够更加灵活地应对不同架构的定制化需求。这是否意味着它们能更好地满足大数据和人工智能定制化请求？Ravi Mahajan回答说，我们确实这样做，因为我们有各种各样的“积木块”，可以根据不同的堆叠需求进行调整配置。而Babak Sabi补充说明，由于定制本身就比较复杂，所以要把很多小组件当作同一个硅基板进行统一设计，这是一个非常复杂且挑战性的过程。不过他也承认，与其他方案相比，比如用单个硅基板或使用较轻便的手段，如标准SOIC或QFN包围器，而不是完全依赖高度集成而且昂贵的大型MCP方案可能会更加经济有效，因此在实际应用中需权衡利弊得失，并据此做出最终决策。
