中国半导体新篇章如何让数据中心与AI携手腾飞
每一次科技的飞跃，都离不开芯片的支持。从1986年之后，芯片的多核设计和半导体工艺进步，让芯片性能不断提升同时功耗大幅降低。但自2015年起，芯片性能提升越来越难以实现，而关于摩尔定律放缓的讨论也日益频繁。而随着数据为中心时代的到来，数据中心和AI对芯片提出了更高要求。
此时，先进封装技术逐渐成为了满足这些需求的关键。那么，是什么原因使得先进封装技术受到了如此多关注？
为什么先进封装技术受到关注？
在很长一段时间里，晶圆制造工艺制程对于提高芯片性能和降低功耗至关重要。然而，从16nm到7nm，这些晶圆制造工艺成本却在急剧上升。而数据中心与AI等应用对算力、功耗以及内存带宽提出了更高标准，无论是哪种类型的芯片，只有实现每瓦更高效能且成本更低才能满足它们需求。
巨大的市场需求激励了行业寻求解决方案。当台积电宣布进入封装领域，其涵盖2D及3D技术，不仅面向手机，也包括AI、服务器与网络；而格罗方德虽然放弃了7nm后续工作，但仍看好未来先进封装技术发挥作用。在人工智能发展的大背景下，更强调的是高能效、高吞吐量互连能力。
不过，在讨论先进封装技术前，我们不能忽视英特尔。这家IDM（垂直集成）的公司可以从晶体管再到系统层面的整合，在封装方面自然拥有独特优势。英特尔集团副总裁兼封装测试开发部门总经理Babak Sabi指出，先进封装是迎合多元化计算时代需求，它通过2D、3D结合，可以进一步提升性能并降低能源消耗。
英特尔院士兼技术开发部联合总监Ravi Mahajan则表明，对于推动这种变革，一方面是来自AI、大数据驱动力的迫切需要；另一方面，则是在不同场景中平衡使用3D或其他形式的围绕各个方向进行微缩策略。他认为，全方位互连将成为实现之前无法达到的3D堆叠带来的增益所必需的一环。
如何让先进封包满足更多样的、高性价比要求？
首先，要认识到作为处理器与主板之间物理接口的地位，以及它为处理器提供着陆区，同时固定、密闭保护其功能。此前，以SoC（系统级别集成电路）形式集成了更多功能以减小尺寸已被证明增加了设计、测试以及制造难度，并导致成本上升及产品上市速度延迟。
此时，从水平层面可以通过水平二维组合更多核心实现性能提升，但这还不足以满足市场期待，因此提出三维组合概念。
2018年12月，英特尔展示了逻辑芯片3D堆叠方案Foveros，它允许在水平布局中垂直堆叠面积较小、小功能简单的小型核心，以达到既可直接将不同IP不同的工艺构建一起，又能省去漫长重新设计过程，大幅度节约成本加快产品发布速度。
Ravi Mahajan指出整个行业都在推动先进多核包架构发展，更好地适应高带宽、低功率要求。具体细化方向有三：第一种用于裸露部分高速连接，有助于大幅提高传输速率并实现高度密集叠加第二种全局横向连接，为未来的小型化核心保留更高带宽第三种全方位连接能够利用之前无法达到的垂直堆叠效果。
为了创建高度紧凑MCP结构需要一些关键基础解决问题：如何扩展每立方毫米空间中的功能，并使其接近单一晶体管般优秀，同时保持最小可能的人类消费者接受能力，即最佳“系统”表现Babak Sabi强调相比单纯提升制程节点来说，将精力投入于优化硬件包络结构会更加经济有效且具有竞争力。
但除了实施卓越性的硬件外，还必须考虑软件环境以及所有相关配套设施，比如操作系统更新或者新的编程语言出现等新趋势要么完全融入现有的设备体系，要么促使用户改变习惯，这都是一个复杂的问题，而且影响深远，因为我们不仅要改造硬件，还要改造软件和服务生态链，如果没有正确规划的话可能会造成资源浪费甚至失败的情况发生。
最后，由于实际情况显示出信息安全是一个严峻的问题，所以无论是否采用何种方式来进行微缩，每一步都应该考虑信息安全问题，因为任何漏洞都会给攻击者提供一个突破点。如果我们不采取措施去保护我们的计算机网络，那么即便我们拥有世界上最好的设备，我们也不会得到想要的一切利益，所以这个挑战正变得愈发显著且重要。
